从LPDDR1到LPDDR6：移动内存技术的二十年演进之路
📜 权威声明
本文关于LPDDR技术的核心时间线、规范编号及关键特性，均整理自全球微电子产业标准领导者 JEDEC（固态技术协会） 的官方发布资料，以确保信息的准确与权威。更详细的技术细节请参阅各标准原文。
📜 背景
在智能手机和移动计算设备性能狂飙的背后，除了那颗强劲的SoC，还有一位同样至关重要的“幕后英雄”——低功耗内存，即我们常说的LPDDR。从最初只为省电而生的LPDDR1，到如今为AI手机定制的LPDDR6，其演进历程堪称一部移动设备的性能进化史。本文将依据JEDEC官方标准，为你清晰梳理每一代LPDDR技术的关键升级与时代意义。同时从LPDDR1的规范版本JESD209B的Annex A (informative) Differences between Document Revisions可以知道，LPDDR1和DDR技术是同源的关系。如下图所示。
LPDDR1 (2007年): 移动低功耗的奠基者
LPDDR1是专为手机等便携设备从标准DDR内存改造而来的解决方案，其核心使命是大幅降低功耗。
| 规范版本 | 关键发布时间 | 核心升级内容与意义 |
|---|---|---|
| JESD79-4 | 2006年5月 | 最初草案编号。这印证了LPDDR1与DDR技术的同源关系，早期作为DDR规范的一部分进行制定。 |
| JESD79-4A | 2006年11月 | 附录的加入及持续的修订与增强。新增附录A文档修订间的差异与更新了可选的状态寄存器的读取，新增了SRR寄存器、状态寄存器读取时序图和LPDDR266和LPDDR200的tSRR和tSRC数据。 |
| JESD209 | 2007年8月 | 获得独立标准身份。JEDEC将标准编号从JESD79-4更正为JESD209，标志着“低功耗双倍数据率内存”成为一个独立的技术分支。 |
| JESD209A | 2009年6月 | 扩展了存储容量支持（SDRAM的地址表新增64Mb、2Gb存储容量选项，并增加了128Mbx16规格），提升了频率性能（为LPDDR400新增370MHz与400MHz的AC参数），增加了封装与引脚选项（提供带额外CS和CKE引脚的封装），并优化了信号驱动能力（增加四分之三驱动强度选项）。此外，标准移除了与LPDDR2相关的选项。 |
| JESD209B | 2010年2月 | 最终修订版。修正了64Mb器件的列地址引脚描述错误，纠正了扩展模式寄存器中驱动强度的配置代码，并将2Gb器件的时序参数tRC从固定值更新为更严谨的tRAS + tRP计算方式，同时补充了tRFC参数。此次修订解决了前一版本中存在的潜在技术歧义和错误，通过优化时序模型和校正文档，使LPDDR1标准在电气特性与时序定义上达到了最终、最准确的形态，确保了基于该标准设计的硬件具有更高的可靠性和一致性。 |
参考：以上参考规范版本JESD209B的Annex A (informative) Differences between Document Revisions。
时代意义：LPDDR1让高性能内存装入手机成为可能，支撑了早期智能手机（如iPhone 3GS、摩托罗拉Droid）的普及。
LPDDR2 (2010年): 统一接口与MCP封装时代
LPDDR2在提升速度的同时，更致力于通过标准化接口来简化系统设计。
| 规范版本 | 关键发布时间 | 核心升级/修订内容与意义 |
|---|---|---|
| JESD209-2 | 2010年12月 | 首个主版本。I/O电压进一步降至1.2V。其革命性创新在于不仅定义了SDRAM，还首次为NAND闪存制定了统一接口，为“多芯片封装(MCP)”铺平道路。 |
| JESD209-2A | - | 包括新增RZQI寄存器、优化电源管理策略（如Deep Power-Down）、调整时序参数（如tTSI从16ms改为32ms）以及对Overlay Window功能的澄清等。这些变更旨在提升LPDDR2存储器在功耗、温度监控和信号完整性方面的性能表现。例如，增加了对温度传感器的定义，强化了设备在不同工作状态下的温度监测能力；同时对预充电与空闲模式进行了语义性调整，以提高能效。此外，还修正了多个图表中的笔误，并补充了对封装类型的支持说明，适用于PoP、MCP及离散封装方案。 |
| JESD209-2B | - | 涵盖时序图修正、术语澄清、流程图简化及公式修正等。例如，修复了电源关闭时钟控制逻辑，明确了有效突发长度（BL）在读写操作中的应用，并纠正了AC时序表中tJIT(cc)值的错误。此外，删除了NVM流程图中的“Enable Overlay Window”等冗余项，以提升流程清晰度。 |
| JESD209-2C | - | 包括时序参数调整、电压差值更新、寄存器说明澄清以及封装引脚定义修正等。例如，tCK最小值被指定为6 tCK，tPOFF最大值由20ms改为2s，VOHDIFF(AC)和VOLDIFF(AC)的数值也进行了对齐更新。此外，还新增了针对RPMB（Replay Protected Memory Block）的功能描述，并对CS_N与CKE信号的时钟边沿行为进行了明确说明。 |
| JESD209-2D | - | 信号命名调整、新增寄存器描述、命令操作变更及安全机制增强等。例如，增加了对Nonce和MAC寄存器的说明，强化了RPMB（Replay Protected Memory Block）功能，并引入了多种认证写入命令以提升数据安全性。此外，还修正了多个错误值与状态寄存器行为，优化了时钟要求与差分信号定义。 |
| JESD209-2E | 2011年4月 | 涉及技术参数调整与定义澄清，如新增VACC电压值、修正tERR(8per)时序参数、明确Write Counter在安全认证中的使用规则等。这些变更旨在提升内存设备的稳定性、安全性与兼容性。例如，增加了对6Gb密度的支持，优化了写入计数器和安全寄存器的映射逻辑，确保数据完整性与防篡改能力。此外，还明确了过冲/欠冲电压规格，有助于改善信号质量。 |
| JESD209-2F | 2013年2月 | 新增的PoP封装有助于实现更紧凑的系统集成，而6Gb密度的引入则提升了存储容量。此外，对电压规范的明确有助于降低信号完整性风险，确保设备在不同工作条件下的稳定运行。 |
参考：以上参考规范版本JESD209-2F的Annex D (informative) Differences between Document Revisions。
时代意义：MCP封装（将内存和闪存叠在一起）大幅节省了主板空间，成为功能机晚期和智能机早期的主流方案，极大地推动了设备小型化。
LPDDR3 (2012年): 应对大屏时代的性能升级
随着手机屏幕进入HD时代，LPDDR3的核心任务是提供稳定可靠的更高带宽。
| 规范版本 | 关键发布时间 | 核心升级内容与意义 |
|---|---|---|
| JESD209-3 | 2012年5月 | 首个主版本。将数据传输速率提升至1600 Mbps。为确保高频下的信号质量，首次引入了写入均衡(Write-Leveling) 和命令/地址(CA)训练等关键时序校准技术。 |
| JESD209-3A | - | 模式寄存器写入、地址表、时序参数、电源管理等方面的技术调整。更新了“模式寄存器写入 - CA训练模式”部分，新增注释以支持浮点CA总线；修正了多个图表和表格中的技术细节，如Figure 39、Table 3、Table 8等，以支持6Gb DRAM密度选项；对MR5寄存器配置进行了更新，以兼容新的JEDEC制造商ID系统；优化了写入前导码、读写时序图以及电源关闭模式下的信号定义；修正了字体、术语和图表标注错误，确保技术描述的一致性和准确性。 |
| JESD209-3B | 2013年8月 | 多项关键修改：如新增1866/2133速度等级的时序规格、调整VAC/tDVAC要求、更新AC输入电平、修正写入预置波形图等。此外，还包含对封装形式（如256-ball 14mm×14mm单通道POP BGA）、信号完整性（如tWLS、tWLH）以及命令真值表的修订说明。 |
| JESD209-3C | 2015年8月 | 涉及内存接口规范的修订细节。该文档列出了多项技术更新，包括命令时序调整、引脚定义变更、刷新率参数修改以及新增的POP封装类型等。 1. 修正了MWR#42命令在时钟下降沿的触发问题，并更新了相关图表。 2. 更新了LPDDR3 x32+eMMC/NAND MCP的引脚配置，适配更小尺寸封装。 3. 调整了地址通道的球栅阵列（BGA）布局，优化信号完整性。 4. 修改了REFIto和REFIx的刷新率倍数设置，提升功耗与性能平衡。 5. 新增低密度封装选项，支持15mm×15mm和10mm×10mm的POP结构，适用于移动设备。 6. 补充了ODT功能示意图说明及目录更新，增强文档可读性。 |
参考：以上参考规范版本JESD209-3C的Annex B (informative) Differences between Document Revisions。https://www.doc88.com/p-7468964644716.html
时代意义：LPDDR3支撑了首批全高清屏幕智能手机和平板电脑的流畅体验，满足了日益增长的多任务处理和图形性能需求。
LPDDR4/4X (2014-2017年): 架构革命与能效巅峰
面对4K视频、高像素摄像头的挑战，LPDDR4进行了自诞生以来最彻底的一次架构重塑。
| 规范版本 | 关键发布时间 | 核心升级内容与意义 |
|---|---|---|
| JESD209-4 | 2014年8月 | 架构革命。放弃单通道，采用双16位通道的并行架构，带宽直接翻倍。I/O电压降至1.1V，并采用更节能的低电压摆幅终结逻辑(LVSTL)。 |
| JESD209-4A | - | 针对4X的完善。对低电压接口的时序和驱动能力进行了进一步优化和规范。(猜测)新增“Core Timing”章节、更新时序参数、增加读写延迟行为描述等。- 多处修改了表格编号、图表引用及术语定义，例如将“RFU”改为“RRO”，“CODT”改为“SOC ODT”。新增内容涵盖12Gb和16Gb设备的TBDs、输入输出漏电流限制、操作温度范围等。 |
| JESD209-4B | - | 涵盖了封装类型、寄存器信息、时序参数、操作模式等多个方面。例如，新增了254球eMMC MCP双通道FBGA封装（MO-276），更新了多种封装的规格，如200球、324球等；同时对MR0至MR30等寄存器信息进行了补充和修改。此外，还涉及写入时序、刷新操作、自动预充电、训练序列等关键电气特性调整。 |
| JESD209-4C | 2019年11月 | 涵盖多项技术细节变更，如在第11页新增了200-ball TCHx16离散封装规格；第126-272页对WDQS相关时序图进行基于差分信号的更新。第165-166页更新了刷新要求（Refresh Requirements），第167页补充了SRE定时示例说明。第170页增加了部分阵列自刷新（PASR）功能描述；第284页调整了LPDDR4时钟停止期间的匹配命令频率。第301页涉及由Renasas提议并经TG批准的时钟电压编辑修改；第313页则为Micron提出的CDIO注释8的编辑变更。 |
| JESD209-4D | 2021年6月 | 新增、修改和删除的章节、表格及图表。主要变更涉及LPDDR4 SDRAM的地址模式、寄存器功能、时序参数、电源管理等技术细节。例如，更新了多通道和单通道SDRAM的字节模式寻址方式，调整了MR0至MR36寄存器的信息定义，新增了刷新管理命令和PPR定时等内容。 |
| JESD209-4E | 2024年6月 | 术语更新、字体统一、标题更名、错误修正及新增附录等。修订内容涵盖文档结构优化，如将“Package Ballout”更名为“Package Configuration”，提升术语一致性。 多处更新字体为统一的Arial，确保文档格式规范。 修正了第248页的拼写错误，移除了多余的表号“158”。 第270页将“Table 4”更改为“Table 83”，并调整为“Table 71”，体现版本迭代的细节调整。 |
| JESD209-4-1 (LPDDR4X) | 2017年1月 | 能效专精。作为LPDDR4的增强子标准，其最核心的改进是将I/O电压从1.1V大幅降至0.6V，这显著降低了数据传输功耗，尤其受益于视频播放、浏览等常时数据交换的场景。 |
| JESD209-4-1A (LPDDR4X) | 2021年2月 | 第11页新增了2.3.8节，关于556球LPDDR4X 12.4 x 12.4 mm 4通道PoP封装，采用MO-317C标准；第12页增加了2.3.9节，定义LPDDR4/4X 254球NAND MCP双通道FBGA封装；第15页更新了MRQ表格；第21页新增MR21定义；第24页补充MR51定义；第32至43页添加了LPDDR4X单端模式用于时钟和选通信号的规范。 |
| JESD209-4-1B | 2025年5月 | 针对4X的完善。对低电压接口的时序和驱动能力进行了进一步优化和规范。(猜测) |
LPDDR4参考：以上参考规范版本JESD209-4E的Annex A — (Informative) Differences Between Revisions。
LPDDR4X参考：以上参考规范版本JESD209-4-1A的Annex A — (Informative) Differences Between Revisions。
ps：LPDDR4X暂时未找到最新的文档（JESD209-4-1B），找到后更新。
时代意义：LPDDR4/4X的“双通道”架构和极致能效，成为了旗舰手机应对重型任务的性能保障，也直接延长了中高负载下的设备续航时间。
LPDDR5/5X (2019-2023年): 为5G与AI时代提速
5G网络和端侧AI应用带来了海量数据吞吐需求，LPDDR5系列在提速的同时，更注重系统级能效和可靠性。
| 规范版本 | 关键发布时间 | 核心升级内容与意义 |
|---|---|---|
| JESD209-5 | 2019年2月 | 新指令与链路级ECC。速率提升至6400 Mbps。引入了数据复制(Data-Copy)和写X(Write-X)等创新指令，大幅降低特定操作功耗。首次在物理层集成了链路ECC，实时纠错，提升可靠性。 |
| JESD209-5A | 2020年1月 | -（文档没有体现） |
| JESD209-5B | 2021年6月 | 引入LPDDR5X。这是一个里程碑式的修订，正式定义了LPDDR5X标准，将速率上限扩展至8533 Mbps。它引入了更高级的TX/RX均衡信号调理技术和自适应刷新管理功能，以应对超高频率下的信号完整性和数据保持挑战。 |
| JESD209-5C | 2023年6月 | 统一融合版本。将LPDDR5和LPDDR5X合并到一个标准文档中，成为当前业界遵循的现行唯一规范，整合了所有勘误和增强。此次版本更新聚焦于性能优化、功耗管理及信号完整性增强，主要变更包括： 时序与时钟配置：调整了读写时序参数、时钟停止与恢复定时。更新了 WCK/CK时钟 的配置规范。新增了 937 MHz 和 1066 MHz 等时钟速率支持。 寄存器与功能定义：修改了MR（模式寄存器） 的定义。增强并明确了ECC（错误校验与纠正） 功能，特别是写入链路ECC。更新了ODT（片内终端电阻） 的行为与控制状态。 电气特性与信号完整性：修订了输入输出电压 （VDDQ）、差分输入电压等电气参数。优化了终端电阻等设置，以支持更高的数据传输速率和信号完整性。 功耗管理增强：重点新增并增强了 DVFS（动态电压频率调节） 模式（包括启用/禁用逻辑及参数调整）。优化了深睡眠模式进入/退出的时序及电源管理策略。 |
参考：以上参考规范版本JESD209-5C的Annex A — (Informative) Differences between JESD209-5B and JESD209-5A、Annex B — (Informative) Differences between JESD209-5C and JESD209-5B。
时代意义：LPDDR5/5X是当前旗舰和高端手机的标配，为5G高速下载、8K视频录制、手机大型游戏和实时AI计算提供了必需的带宽和能效基础。
LPDDR6 (2025年): 面向AI手机的新纪元
面对生成式AI在终端设备部署的浪潮，即将到来的LPDDR6进行了全方位的革新。
| 规范版本 | 关键发布时间 | 核心升级内容与意义 |
|---|---|---|
| JESD209-6 | 2025年7月 | 革命性信号与架构。这是首个采用PAM4（后确认为PAM3） 脉冲幅度调制信号的移动内存标准，在同样引脚下数据速率再翻倍。采用动态可变双子通道架构（2x16位或1x32位），灵活适配AI大模型所需的大数据块与CPU所需的低延迟访问。同时，能效与安全性再度升级，支持新的低功耗状态和增强的数据加密功能。 |
参考：以上参考规范版本JESD209-6。
时代意义：LPDDR6将成为“AI手机”的核心硬件支柱，专门优化大语言模型(LLM)在设备端运行时的内存访问模式，标志着移动内存从服务于通用计算转向为专用智能计算赋能。
总结与展望
回顾LPDDR的演进，其主线清晰而有力：在追求更高带宽的同时，通过降低电压、革新架构、引入智能电源管理来极致优化能效比。从LPDDR4的双通道，到LPDDR5的链路ECC，再到LPDDR6的PAM3信号与动态双子通道，每一次飞跃都精准回应了同时代移动应用的核心需求。
展望未来，随着XR设备、自动驾驶和边缘计算的兴起，对内存带宽、容量和能效的挑战将永无止境。LPDDR技术必将继续沿着这条“更高速、更省电、更智能”的道路演进，默默支撑起下一个十年的移动创新。
LPDDR各代关键特性及最大传输速率、电压对比
| 代数 | 首次发布时间 | 首次发布JESD规范编号 | 关键特性 | 最大传输速率 (MT/s) | 工作电压 |
|---|---|---|---|---|---|
| LPDDR(1) | 2007年8月 | JESD209 | 基于DDR，针对移动端降低电压 | 400 | 1.8 V |
| LPDDR2 | 2010年12月 | JESD209-2 | 支持SDRAM与闪存(NVM)统一接口 | 1066 | 1.2 V |
| LPDDR3 | 2012年5月 | JESD209-3 | 引入写入均衡和可选片内终端(ODT) | 2133 | 1.2 V |
| LPDDR4 | 2014年8月 | JESD209-4 | 采用革命性双通道16位架构 | 3200 / 4266 (目标) | 1.1 V |
| LPDDR4X | 2017年1月 | JESD209-4-1 | LPDDR4的低功耗增强版 | 4267 | 核心电压: 1.1 V I/O电压: 0.6 V |
| LPDDR5 | 2019年2月 | JESD209-5 | 引入数据复制、写X指令，集成链路ECC | 6400 | 核心电压: 1.05 V I/O电压 (VDDQ): 0.5 V |
| LPDDR5X | 2023年6月 | JESD209-5C | 在LPDDR5基础上增强，支持更高带宽 | 8533 | 核心电压: 1.05 V I/O电压 (VDDQ): 0.5 V |
| LPDDR6 | 2025年7月 | JESD209-6 | 采用PAM3信号与动态可变双子通道架构 | > 10,000 (预计) | 双电压设计 (预计VDDQ ≤ 0.5V) |
LPDDR5/5X（JESD209-5C）标准完整解析
查看超链接/专栏即可。
LPDDR6（JESD209-6）标准完整解析
查看超链接/专栏即可。
各代数版本页数对比：
| 代数 | 规范版本 | 页数 |
| LPDDR1 | JESD209B | 76 |
| LPDDR2 | JESD209-2F | 284 |
| LPDDR3 | JESD209-3C | 158 |
| LPDDR4 | JESD209-4E | 360 |
| LPDDR4X | JESD209-4-1A(不是最新，待更新) | 62 |
| LPDDR5 | JESD209-5C | 676 |
| LPDDR6 | JESD209-6 | 586 |
可以看到资料在逐步增加，需要我们持续学习。
参考链接：
-
JEDEC移动内存标准官方页面：https://www.jedec.org/category/technology-focus-area/mobile-memory-lpddr-wide-io-memory-mcp
(注：本文内容基于JEDEC已公开发布的标准摘要和技术文档整理，具体技术细节请以JEDEC官方完整标准文件为准。)
